Lessico tecnologico Petermann

Sintonizzare in modo ottimale i cristalli sui circuiti integrati

Guida pratica per gli sviluppatori di elettronica

Affinché un oscillatore a cristallo (cristallo oscillante nello stadio oscillante di un circuito integrato) oscilli in modo stabile, preciso e affidabile, il cristallo utilizzato deve essere adattato in modo ottimale ai requisiti del rispettivo circuito integrato.

Le capacità di carico, le condizioni transitorie, il livello di pilotaggio (corrente del quarzo) e i fattori di layout sulla scheda sono fattori decisivi.

Questo articolo spiega in modo compatto e pratico come sintonizzare correttamente un generatore di clock a cristallo e quali errori si verificano con particolare frequenza nella pratica.

A. Perché i cristalli e i circuiti integrati devono essere sintonizzati

I cristalli sono componenti che determinano la frequenza e la cui precisione dipende fortemente dall'ambiente elettrico in cui si trovano. I produttori di microcontrollori in genere specificano

  • la capacità di carico richiesta (CL)
  • livello di pilotaggio ammissibile
  • Tempo di avvio richiesto
  • topologia dell'oscillatore e amplificazione interna

Solo se questi parametri corrispondono al cristallo, l'oscillatore funzionerà entro le sue tolleranze e soddisferà i requisiti di temporizzazione, come le velocità di trasmissione wireless, USB, CAN, Ethernet, UART, ecc.

B. Il ruolo della capacità di carico (CL)

La capacità di carico definisce il punto di funzionamento della frequenza di oscillazione. Ogni cristallo è regolato su una CL specifica (ad es. 8 pF, 12 pF, 16 pF).

La capacità di carico effettiva risulta da:

Capacità di carico Frequenza di vibrazione

C. Dimensionamento delle capacità esterne

Le capacità esterne C1 e C2 sono selezionate in modo tale che:

Dimensionamento delle capacità esterne Formula

Valori guida tipici:

Quarzo CL

Valore iniziale C1/C2

6 pF12-15 pF
8 pF15-18 pF
12,5 pF18-20 pF

Una regolazione precisa viene spesso effettuata tramite misurazioni o raccomandazioni del produttore.

Un esempio di calcolo:

Domanda: "Quali capacità esterne devo collegare a un cristallo CL 12pF?".

In base alla formula di cui sopra, si calcola quanto segue:

182 diviso 36 più 2pF = 18 pF (CX1 e CX2 devono essere 18pF ciascuno verso GND).

Le misure in circuito dei nostri cristalli oscillanti nei circuiti dei clienti hanno mostrato una capacità parassita(C parasitica) di 2pF come parametro medio molto affidabile.

Tuttavia, ci sono anche produttori di circuiti integrati che descrivono un carico capacitivo di XIN/XOUT fino a 7pF nelle loro schede tecniche. È quindi importante rileggere la scheda tecnica prima di calcolare le capacità del circuito per l'oscillatore a cristallo, per vedere quale carico capacitivo può essere specificato per XIN/XOUT.

Se l'oscillatore a cristallo deve essere utilizzato in un'applicazione con una maggiore precisione a lungo termine, ad esempio in applicazioni wireless per la banda ISM, si consiglia di utilizzare capacità di circuito tollerate dell'1%.

D. Livello di trasmissione e perdita di potenza

Il livello di pilotaggio (in genere 1-200 µW) indica la potenza che il quarzo può tollerare in modo permanente.

Un livello di pilotaggio troppo elevato comporta

  • Aumento dell'invecchiamento e della deriva
  • Aumento della stabilità della frequenza
  • Aumento della resistenza di risonanza in serie
  • Guasti dovuti a crepe nella piastrina di quarzo.

Un livello di pilotaggio troppo basso causa

  • avviamento inaffidabile
  • Aumento dei valori di jitter

I circuiti integrati degli oscillatori di solito specificano il livello di pilotaggio tipico e massimo; si consiglia di effettuare una misurazione.

Poiché i progetti dei risonatori per i cristalli SMD che forniamo sono sviluppati internamente, possiamo anche fornire cristalli per oscillatori a MHz con elevata stabilità del livello di pilotaggio in piccoli alloggiamenti in ceramica. Il cristallo mini a bassa ESR della serie SMD03025/4 fino a 500 µW e il cristallo MHz ultraminiaturizzato della serie SMD02016/4 fino a 400 µW.

 

Per saperne di più: Misura del livello di pilotaggio e della corrente del cristallo

E. Tempo di avvio (ora di inizio)

Il tempo di avvio dipende da:

  • Guadagno dell'oscillatore nel circuito integrato
  • ESR (resistenza equivalente in serie) del quarzo
  • Capacità di carico dell'oscillatore al quarzo
  • Valori delle capacità del circuito esterno
  • Temperatura e tensione di alimentazione

Valori eccessivi di CL spesso prolungano significativamente il tempo di avvio → problematico per le MCU a basso consumo con cicli di sospensione.

 

Per saperne di più leggi qui: Misurazione del tempo di avvio dell'oscillatore a cristallo

F. VES: un parametro sottovalutato

L'influenza della VES

  • Comportamento e stabilità transitoria
  • Consumo di energia
  • Comportamento transitorio a basse correnti di quarzo

Molti circuiti integrati specificano una ESR massima (ad esempio 70 Ω). Se il cristallo supera questo valore, l'oscillatore non può avviarsi in modo sicuro.

 

Per saperne di più leggi qui: Verifica della ESR (Equivalent Series Resistance) del cristallo di quarzo

F.1: Perché gli stadi dell'oscillatore hanno una resistenza d'ingresso negativa

Negli oscillatori capacitivi Pierce - di gran lunga la topologia più utilizzata nei microcontrollori - l'inverter interno del circuito integrato opera in un intervallo di funzionamento analogico in cui si comporta come un amplificatore con impedenza negativa. Questa resistenza di ingresso negativa (-Rneg) è intenzionale e garantisce che:

  • il cristallo riceva energia dal circuito oscillatore,
  • le perdite nel cristallo (ESR) siano compensate,
  • l'oscillazione cresca in modo indipendente e diventi stabile.

Semplificando, la condizione di partenza è

Condizione di partenza

Questo significa: Il valore della resistenza negativa di ingresso deve essere maggiore della resistenza in serie (ESR) del cristallo.

Solo in questo caso si avrà un'amplificazione netta che porterà all'oscillazione.

 

Leggi di più qui: Verifica della resistenza di ingresso negativa -Rneg e riserva di sicurezza transitoria

 

F.2: Influenza sulla sicurezza della risposta transitoria

Se l'entità della resistenza negativa d'ingresso è troppo piccola (cioè -Rneg è troppo debole), si verifica quanto segue:

  • Il cristallo riceve troppa poca energia → oscillazione lenta o assente
  • L'oscillazione si avvia solo con una tensione di alimentazione o una temperatura più elevata
  • L'avvio in modalità operative a bassa potenza diventa inaffidabile

Causa tipica:
Per motivi di efficienza, alcuni MCU moderni hanno amplificatori oscillatori deboli, il che significa che -Rneg è minore rispetto alle vecchie generazioni di circuiti integrati. Allo stesso tempo, molti progetti lavorano con piccole capacità di carico o lunghe tracce, il che aumenta le perdite parassite.

 

F.3: Perché i cristalli con bassa ESR sono particolarmente importanti

La ESR del cristallo di quarzo definisce le sue perdite interne. Una bassa ESR significa:

  • minori perdite
  • minore controamplificazione richiesta
  • elevata affidabilità della risposta transitoria anche con stadi oscillatori deboli
  • minore tempo di avvio
  • oscillazione più stabile rispetto alla temperatura

Raccomandazione pratica:
- Utilizzare cristalli la cui ESR è molto al di sotto del valore massimo specificato dal circuito integrato.
- Se un microcontrollore specifica, ad esempio, max. 70 Ω ESR, un cristallo con 30-50 Ω ESR è ideale. Questo lascia un margine di sicurezza sufficiente contro una resistenza d'ingresso negativa potenzialmente bassa dell'oscillatore.

 

Leggi di più qui: Verifica la ESR (Resistenza Serie Equivalente) del quarzo

 

F.4: Conclusione sull'interazione tra -Rneg e ESR del quarzo

L'affidabilità della risposta transitoria dipende essenzialmente da:

  • l'oscillatore interno fornisce una sufficiente resistenza di ingresso negativa,
  • il quarzo ha una ESR sufficientemente bassa,
  • le capacità di carico sono dimensionate correttamente.

Solo se il rapporto tra -Rneg e ESR è corretto, il quarzo si avvia rapidamente, in modo affidabile e per l'intero intervallo di temperatura e tensione.

 

Leggi di più qui: Verifica della resistenza di ingresso negativa -Rneg e della riserva di sicurezza all'avvio

G. Raccomandazioni per il layout

Per i cristalli vale quanto segue:

  • Posizionare il cristallo + i condensatori il più vicino possibile al circuito integrato.
  • Tracce brevi e simmetriche
  • Nessun segnale o piano di massa direttamente sotto il cristallo - riduce la capacità parassita
  • Isola GND dedicata per i condensatori
  • Se possibile, collegare il cristallo a GND (con i nostri cristalli oscillanti SMD in contenitore ceramico, le piazzole #2 e #4 possono essere collegate a GND. Ma si prega di collegare immediatamente il cristallo a GND e di non modificarlo per la sintonizzazione della frequenza nel circuito.

Queste misure migliorano la compatibilità elettromagnetica, il jitter e il comportamento all'avvio.

 

Per saperne di più: Convalida del layout sulla scheda finita - verifica del jitter, dell'EMC e del comportamento all'avviamento

H. Errori comuni nella pratica

  • Selezione CL errata → Errore di frequenza
  • Cristallo con ESR troppo alta → Non si avvia in modo affidabile
  • Livello di pilotaggio superato → forte deriva del cristallo
  • Layout scadente → Oscillazione instabile
  • Capacità parassite non considerate correttamente

I. Conclusione

L'abbinamento ottimale di un cristallo a un circuito integrato è fondamentale per l'affidabilità dell'oscillatore e il funzionamento a lungo termine del risonatore a cristallo nel circuito (abbinamento del livello di pilotaggio). Con la corretta capacità di carico, il giusto livello di pilotaggio, una ESR adeguata e un buon layout, gli sviluppatori possono garantire riferimenti di frequenza stabili.

Diagrammi dell'oscillatore

Spiegazione tecnica dei diagrammi degli oscillatori

Panoramica

I diagrammi illustrati descrivono i meccanismi fisici ed elettrici che determinano il comportamento di avvio e di funzionamento di un oscillatore Pierce stabilizzato al quarzo. L'attenzione si concentra in particolare su

  • la resistenza d'ingresso negativa dello stadio dell'oscillatore,
  • il modello di perdita del cristallo di quarzo (ESR),
  • la condizione di avvio secondo il criterio di Barkhausen,
  • la struttura temporale del livello di pilotaggio,
  • le capacità parassite e
  • fattori di influenza legati al layout.

Questi parametri sono decisivi per la riserva di sicurezza di oscillazione, il tempo di oscillazione, la precisione della frequenza, il jitter e la stabilità a lungo termine.

1. oscillatore pierce e resistenza di ingresso negativa

(illustrazione in alto a sinistra)

Questo schema mostra il classico circuito dell'oscillatore Pierce integrato nella maggior parte dei microcontrollori e degli ASIC. L'oscillatore Pierce si basa su un amplificatore invertente che viene forzato al funzionamento lineare dalla retroazione tramite il cristallo di quarzo. In questo punto di funzionamento, lo stadio di ingresso può essere descritto da un modello equivalente a piccolo segnale con una parte reale negativa dell'impedenza.

Dal punto di vista matematico, vale quanto segue:

Formula dell'oscillatore Pierce

Questo resistore negativo rappresenta una fonte di energia attiva che compensa le perdite che si verificano nel quarzo.

Proprietà importanti di -Rneg:

  • dipendente dalla tensione di alimentazione, dalla temperatura e dalle variazioni di processo
  • fortemente influenzato dalle reti di polarizzazione interne
  • deliberatamente ridotto nei progetti a bassa potenza

Significato tecnico:

  • L'inverter interno del circuito integrato opera nell'intervallo lineare e si comporta come un resistore negativo (-Rₙₑg).
  • Questa resistenza di ingresso negativa compensa le perdite del quarzo (la sua ESR).
  • Solo se è presente un'impedenza negativa sufficiente, l'oscillazione può crescere.

Affermazione centrale:
Lo stadio oscillatore fornisce energia - il cristallo determina la frequenza.

 

Leggi di più qui: Verifica della resistenza di ingresso negativa -Rneg e della riserva di sicurezza transitoria

2. modello di capacità di carico del cristallo di quarzo

(illustrazione in alto al centro)

Questa illustrazione mostra il cristallo di quarzo con i due condensatori del circuito esterno C₁ e C₂.

Il quarzo può essere descritto elettricamente da un elemento RLC in serie(R1, L1,C1) con una capacità C0 in parallelo. L'ESR (Equivalent Series Resistance) rappresenta le perdite meccaniche del sistema di oscillazione.

Il cablaggio esterno con C₁ e C₂ definisce la capacità di carico effettiva:

Capacità di carico effettiva Formula

Le deviazioni dal CL specificato portano a

  • Sfalsamento sistematico della frequenza
  • Variazione dell'angolo di fase nell'anello di controllo
  • riduzione della riserva di resistenza negativa

Significato tecnico:

  • La capacità di carico effettiva determina la frequenza operativa effettiva del quarzo.
  • C₁ e C₂ agiscono in serie, con capacità parassite aggiuntive.
  • Il quarzo è sempre specificato per una capacità di carico definita (ad es. 8 pF o 12 pF).

Messaggio chiave:
Una capacità di carico errata comporta deviazioni di frequenza e un comportamento transitorio peggiore.

3. condizione di avvio e riserva di resistenza negativa (Condizione di avvio: |Rₙₑg| > Rₑₛᵣ)

(illustrazione in alto a destra)

La condizione di avvio necessaria deriva dal criterio di Barkhausen:

  • Guadagno del loop ≥ 1
  • Spostamento di fase = 0° (o 360°)

Nel modello di impedenza questo si riduce a:

Modello di impedenza Formula

Per i progetti robusti si raccomanda una riserva di sicurezza:

Formula della riserva di sicurezza

Nelle applicazioni automobilistiche è richiesto quanto segue:

Applicazioni automobilistiche Formula

Conseguenze di una riserva insufficiente:

  • Tempo di avvio prolungato e instabile
  • Non oscillazione dipendente dalla temperatura
  • Problemi di avvio a bassa tensione di alimentazione

Questa semplice disuguaglianza descrive la condizione fondamentale di avvio.

<p

<p>Significato tecnico:

  • Il valore della resistenza negativa di ingresso deve essere maggiore della ESR del cristallo.
  • Se questa condizione non è soddisfatta, il cristallo non oscillerà o oscillerà solo in modo inaffidabile.
  • Le moderne MCU a basso consumo hanno spesso una -Rₙₑg più piccola rispetto ai vecchi progetti.

Affermazione di base:
Cristalli con bassa ESR sono fondamentali per un'oscillazione sicura nello stadio oscillatore.

>Tutti i cristalli per oscillatori da noi forniti presentano l'esclusiva Tecnologia LRT (Low ESR Resonator Technology). I nostri innovativi cristalli risonanti LRT hanno valori di ESR molto bassi per progettazione (a +25°C e nel corrispondente intervallo di temperatura specificato), in modo da offrire al progettista del circuito una grande riserva di risposta transitoria e poter essere sempre utilizzati in modo molto rapido e sicuro nel circuito in tutte le circostanze.

 

Leggi di più qui: Verifica della resistenza di ingresso negativa -Rneg e riserva di sicurezza per la risposta transitoria

4. struttura temporale del livello di azionamento

(diagramma in basso a sinistra)

Questa curva mostra l'aumento dell'ampiezza dell'oscillazione nel tempo dopo l'accensione.

Dopo l'accensione, l'oscillatore inizia nel campo del rumore. L'ampiezza dell'oscillazione aumenta in modo esponenziale in funzione di:

Formula di crescita dell'ampiezza di vibrazione

per cui la costante di tempo τ è determinata dalla differenza tra il guadagno e le perdite negative.

Limiti del livello di pilotaggio:

  • Limite superiore dovuto alla capacità di carico meccanico del quarzo
  • Limite inferiore dovuto alla fornitura di energia necessaria per la stabilizzazione

Un livello di pilotaggio troppo alto accelera l'invecchiamento e la deriva, uno troppo basso peggiora il jitter e il comportamento all'avvio

.

Significato tecnico:

  • All'inizio, l'oscillazione è molto piccola e cresce in modo esponenziale.
  • Il livello di pilotaggio allo stato stazionario risulta dall'equilibrio tra guadagno e perdite.
  • Un livello di pilotaggio troppo alto può danneggiare il cristallo, un livello di pilotaggio troppo basso rende più difficile l'avviamento.

Affermazione fondamentale:
Un oscillatore correttamente dimensionato si avvia rapidamente e fa funzionare il cristallo entro l'intervallo di potenza consentito.

 

Leggi di più qui: Misurazione del livello di pilotaggio e della corrente del cristallo / Misurazione del tempo di avvio dell'oscillatore a cristallo

5 Capacità parassitarie e loro effetti

(illustrazione in basso al centro)

Le capacità parassite sono causate da

  • Pin del circuito integrato (tipicamente 1 - 3 pF)
  • Tracce dei conduttori (≈ 0,5 - 2 pF)
  • Pad di saldatura e alloggiamento

Queste capacità

  • aumentano la capacità di carico effettiva
  • riducono la quantità di -Rneg
  • spostano il punto di funzionamento ottimale

I progetti con un basso CL specificato sono particolarmente critici, in quanto gli effetti parassiti hanno un forte effetto percentuale. Nelle applicazioni alimentate a batteria, i cristalli SMD con basse capacità di carico sono solitamente specificati dai produttori di circuiti integrati corrispondenti. Cristallo a MHz tipico 8 pF. Cristallo a 32,768 kHz fino a 4 pF. In queste applicazioni, è consigliabile selezionare una tolleranza massima dell'1% per le capacità del circuito esterno C₁ e C₂. In questo modo è possibile ridurre notevolmente le influenze parassite sulla frequenza operativa del quarzo.

Significato tecnico:

  • Le capacità parassite aumentano involontariamente la capacità di carico effettiva.
  • Influenzano la frequenza del cristallo, il tempo di risposta ai transitori e l'affidabilità, nonché la riserva di resistenza negativa.
  • Sono particolarmente critiche per i cristalli a bassa CL (< 10 pF).

Messaggio chiave:
Le capacità parassite devono sempre essere prese in considerazione quando si dimensionano i condensatori di carico/capacità del circuito esterno.

 

Per saperne di più: Dimensionamento delle capacità esterne C1/C2 e determinazione di Cstray / Determinazione delle capacità parassite Cpar sul PCB

6. influenza del layout sulla stabilità dell'oscillatore

(illustrazione in basso a destra)

Questa illustrazione schematica mostra i principi di layout consigliati. Il layout della scheda ha un'influenza maggiore sul comportamento del cristallo nel circuito di quanto spesso si pensi.

Significato tecnico:

  • Collegare il cristallo e i condensatori di carico molto vicino al circuito integrato.
  • Tracce corte e simmetriche
  • Nessun segnale o piano di massa sotto il cristallo
  • Percorsi di massa dedicati e puliti

Messaggio chiave:
Un layout inadeguato può rendere inutilizzabile anche un cristallo scelto in modo ottimale.

 

Per saperne di più leggi: Convalida del layout sulla scheda finita: verifica del jitter, dell'EMC e del comportamento all'avviamento

7. riepilogo:

La figura illustra che il funzionamento di un oscillatore a cristallo dipende non solo dal cristallo stesso, ma anche dall'interazione tra oscillatore IC, ESR, capacità di carico, effetti parassiti e layout.

Per un progetto di oscillatore robusto, devono essere soddisfatte le seguenti condizioni:

  • Quarzo conbassa ESRselezionare
  • per garantire una sufficiente riserva di resistenza negativa
  • Calcolare in modo realistico le capacità di carico
  • Ottimizzare costantemente il layout

Messaggio chiave:

Il quarzo non solo deve soddisfare le specifiche del circuito integrato, ma deve essere significativamente inferiore per compensare in modo affidabile le influenze del processo, della temperatura e dell'invecchiamento.

Oppure chiamate semplicemente i nostri specialisti. Riceverete da noi un'assistenza completa per la progettazione. Il vostro successo è il nostro obiettivo!

FAQs

Come si ottimizza un cristallo di quarzo per la capacità di carico di un circuito integrato?

La capacità di carico è uno dei parametri più importanti per garantire che un cristallo nell'oscillatore IC funzioni esattamente alla frequenza desiderata. Ogni oscillatore a cristallo è progettato per una CL definita, ad esempio 8 pF, 12 pF o 16 pF, che deve essere rispettata con la massima precisione possibile nel circuito reale. Non contano solo i condensatori esterni C1 e C2, ma anche le capacità parassite della scheda e le capacità di ingresso di XIN e XOUT. Se la capacità di carico effettiva è troppo piccola, la frequenza aumenta e possono verificarsi errori di temporizzazione. Se è troppo grande, la frequenza diminuisce e le condizioni di avvio dell'oscillatore spesso si deteriorano. Per questo motivo, il progetto deve essere sempre verificato con i valori della scheda tecnica, con ipotesi realistiche di Cpar e, idealmente, con misure in circuito.

Quale capacità esterna è necessaria per un quarzo con una capacità di carico di 12 pF?

Per un cristallo di quarzo con una capacità di carico di 12 pF, le capacità del circuito esterno devono essere selezionate in modo da ottenere il CL specificato insieme alle capacità parassite. Nell'esempio pratico mostrato, il calcolo risulta in condensatori esterni di 18 pF ciascuno verso massa, assumendo una capacità parassita di 2 pF per ogni connessione. Questo valore è un buon punto di partenza se non ci sono specifiche diverse da quelle del produttore del circuito integrato. Tuttavia, è importante notare che alcuni circuiti integrati specificano già nella scheda tecnica un carico capacitivo di XIN e XOUT fino a 7 pF. In questi casi, questi valori devono essere inclusi nel calcolo per evitare che il circuito sia sovracompensato o sottocompensato. Per le applicazioni che richiedono un'elevata precisione a lungo termine, come nel settore wireless, si consigliano anche condensatori con tolleranza dell'1%.

Perché il livello di pilotaggio e la corrente del cristallo sono così importanti per sintonizzare i cristalli sui circuiti integrati?

Il livello di pilotaggio descrive la potenza con cui un quarzo viene eccitato durante il funzionamento ed è tipicamente compreso tra 1 e 200 µW. Se questo valore viene superato in modo permanente, si può verificare l'invecchiamento, lo spostamento di frequenza o addirittura il danneggiamento del cristallo. Se il livello di pilotaggio è troppo basso, invece, l'oscillatore può oscillare in modo instabile o non avviarsi in modo affidabile. Gli sviluppatori devono quindi sempre verificare i valori tipici e massimi specificati dal circuito integrato dell'oscillatore. Una verifica metrologica nel circuito reale è particolarmente utile perché il layout, le capacità di carico e il comportamento del circuito integrato influenzano direttamente la corrente del cristallo. Per progetti sofisticati, i cristalli con un'elevata stabilità del livello di pilotaggio sono vantaggiosi, soprattutto nei progetti SMD molto piccoli.

In che modo la VES e la resistenza d'ingresso negativa influenzano la risposta transitoria di un oscillatore a cristallo?

La stabilità dell'oscillazione di un oscillatore a cristallo dipende in larga misura dal fatto che la resistenza di ingresso negativa del circuito integrato sia sufficientemente alta da compensare le perdite del cristallo. In parole povere, il valore di -Rneg deve essere maggiore della resistenza serie ESR del cristallo di quarzo per creare un'amplificazione netta sufficiente ad avviare l'oscillazione. Se la ESR è troppo alta o la resistenza di ingresso negativa è troppo bassa, l'oscillatore può avviarsi con un ritardo o fallire completamente. Questo aspetto è particolarmente critico con i moderni microcontrollori, i cui amplificatori dell'oscillatore sono spesso progettati per essere più deboli per motivi di efficienza. I bassi valori di ESR sono quindi un importante fattore di sicurezza nella pratica. Si consiglia di utilizzare cristalli la cui ESR sia ben al di sotto del valore massimo specificato dal circuito integrato.

Quali sono gli errori di layout e i difetti di circuito che spesso causano problemi di avvio dei cristalli sui microcontrollori?

Le cause più comuni dei problemi di avviamento sono le capacità di carico non correttamente dimensionate, le capacità parassite eccessive e il layout sfavorevole della scheda. Lunghe tracce tra il cristallo e il circuito integrato aumentano le perdite e la capacità parassita, che possono peggiorare la risposta in frequenza e il comportamento nei transitori. Valori eccessivi di CL aumentano spesso in modo significativo il tempo di avvio, il che è particolarmente problematico per le MCU a basso consumo con cicli di sospensione. Inoltre, un cristallo con una ESR troppo elevata può impedire l'avvio sicuro dell'oscillatore. In pratica, il cristallo e la circuiteria devono essere posizionati il più vicino possibile al circuito integrato e le influenze parassite devono essere ridotte al minimo. La combinazione di un layout pulito, di una progettazione adeguata delle capacità e di test metrologici aumenta notevolmente l'affidabilità operativa.

Perché PETERMANN-TECHNIK ottimizza i cristalli di quarzo per i circuiti integrati?

PETERMANN-TECHNIK è la scelta giusta quando i cristalli devono essere abbinati con precisione ai requisiti di un circuito integrato. L'azienda combina una profonda competenza in materia di capacità di carico, livello di pilotaggio, ESR, comportamento transitorio e influenze parassite con raccomandazioni pratiche per circuiti reali. L'esperienza acquisita con le misurazioni in-circuito nei progetti dei clienti è particolarmente preziosa, ad esempio nella valutazione realistica della capacità parassita e dei concetti di circuito. Inoltre, è disponibile un portafoglio di cristalli SMD ad alte prestazioni, tra cui cristalli miniaturizzati a basso ESR e ad alta resilienza per applicazioni complesse. Ciò significa che è possibile realizzare progetti compatti ed efficienti dal punto di vista energetico. Se desiderate sviluppare oscillatori a cristallo stabili, precisi e robusti, PETERMANN-TECHNIK è il vostro unico punto di riferimento per un valido supporto tecnico e per i componenti adatti.

Contatto telefonico

I nostri esperti di frequenza sono a vostra disposizione

Chiama ora

Scrivici

Inviateci un'e-mail: saremo lieti di aiutarvi.

Scrivici ora
Webshop